CY7C1312 CY7C1312KV18-300BZXC SRAM - 同步，QDR II 存储器 IC

CY7C1312KV18、CY7C1314KV18 和 CY7C1910KV18是 1.8 V 同步流水线 SRAM，配备 QDR II建筑学。QDR II 架构由两个独立的端口组成：读端口和写端口来访问内存阵列。这读端口有专门的数据输出来支持读操作并且写端口有专门的数据输入来支持写操作。QDR II 架构具有独立的数据输入和数据输出以完全消除“周转”的需要与普通 I/O 设备一起存在的数据总线。访问每个端口是通过一个公共地址总线。读取地址和写地址在输入的交替上升沿锁存(K) 时钟。对 QDR II 读和写端口的访问是彼此完全独立。最大化数据吞吐量，读写口均配备DDR接口。每个地址位置与两个 8 位字 (CY7C1310KV18)、9 位字 (CY7C1910KV18)、18 位字 (CY7C1312KV18) 或 36 位字 (CY7C1314KV18)依次进入或退出设备。因为数据可以在两者的每个上升沿都传入和传出设备输入时钟（K 和 K 以及 C 和 C），内存带宽为通过消除总线最大限度地简化系统设计周转。